Ну ежли барину угодна настоящая труЪшность, то могу добавить в ДМА бит сырых данных с дисковода (как в FDDripper-е). Будет настоящая Амига, где все именно так: декодированием флоподанных занимается центральнейший процессор, после приема оных по ДМА. :)
Я вижу как народ использует привычные для 128 подходы и потом жалуется на различного рода проблемы с работой системы.
VBI , я думаю было бы интересно сделать что-то на подобии этюдов в zx-ревю. То есть приводить краткие примеры: как быстро вывести спрайт, как поставить точку, как опросить PS/2 итд. Возможно тогда в комментариях появятся даже более оптимизированные процедуры ;)
Awesome find!
Ох, как же свежо и оригинально это смотрелось тогда в 90-х!
А вот когда узнаешь, что это все было тырено и перетырено, то понимаешь, насколько относительны впечатления.
Порядок событий, связанных с приходом сигнала прерывания выглядит так:
0. включение триггера соответствующим источником, при этом на процессор выставляется !INT (при наличие хотя бы одного активного триггера)
1. процессор выполняет последний машцикл инструкции, цепляет инт
2. процессор генерирует цикл подтверждения им2
3. логика контроллера определяет, какой вектор выставить на шину данных (в зависимости от включенных триггеров и их приоритетов)
4. проц цепляет вектор, читает из памяти адрес, летит на ISR
5. контроллер выключает тот триггер, вектор которого обработан; если остались другие триггеры либо успели прийти новые события, инт не убирается
6. процессор заканчивает обработку ISR командами EI:RET, при этом новый инт (если сигнал активен) обработается на последнем машцикле RET, с п.1.
Нюанс первый.
Имеем следующие события:
— установился триггер источника с приоритетом 2,
— прошло 3 такта,
— установился триггер источника с приоритетом 0,
— прошло 2 такта,
— процессор распознал инт и запросил вектор.
Вопрос: какой вектор обработается?
Ответ: источника с приоритетом 0. Несмотря на то, что по тактам событие источника 2 пришло раньше.
Глубокая мораль: приоритеты обрабатываются не по факту прихода, а по факту наличия на момент подтверждения цикла им2.
Нюанс второй.
Если во время активного триггера погасить соответствующий бит в регистре масок, то данный источник не только не будет обработан, но и сбросится триггер. Это нужно для двух вещей: чтоб не оставались «висящие» необработанные инты после выключения битов маски и чтоб можно было рулить разрешениями низших приоритетов из иср-ов высших.
Кстати пришла безумная идея, если так хочется ускорить обычный спектрум, как тогда насчёт DMA для флопика? ;)
VBI , я думаю было бы интересно сделать что-то на подобии этюдов в zx-ревю. То есть приводить краткие примеры: как быстро вывести спрайт, как поставить точку, как опросить PS/2 итд. Возможно тогда в комментариях появятся даже более оптимизированные процедуры ;)
Ммм,… каждый др$@&*! т на что хочет (:
И надо заметить очень хорошо работает ;)
Цифровых материалов было мало, всё создавалось энтузиастами, и хорошее тянули откуда могли вытянуть :)
Конечно, сейчас-то мы знаем, что ESI называет дему «ДЕЛИРА», но привычнее таки Лира.
Пора бы её и на TS-Conf пригласить потанцевать в очередной деме!
Ох, как же свежо и оригинально это смотрелось тогда в 90-х!
А вот когда узнаешь, что это все было тырено и перетырено, то понимаешь, насколько относительны впечатления.
Ты так смело об этом говоришь, как будто до тебя не добирает.
Порядок событий, связанных с приходом сигнала прерывания выглядит так:
0. включение триггера соответствующим источником, при этом на процессор выставляется !INT (при наличие хотя бы одного активного триггера)
1. процессор выполняет последний машцикл инструкции, цепляет инт
2. процессор генерирует цикл подтверждения им2
3. логика контроллера определяет, какой вектор выставить на шину данных (в зависимости от включенных триггеров и их приоритетов)
4. проц цепляет вектор, читает из памяти адрес, летит на ISR
5. контроллер выключает тот триггер, вектор которого обработан; если остались другие триггеры либо успели прийти новые события, инт не убирается
6. процессор заканчивает обработку ISR командами EI:RET, при этом новый инт (если сигнал активен) обработается на последнем машцикле RET, с п.1.
Нюанс первый.
Имеем следующие события:
— установился триггер источника с приоритетом 2,
— прошло 3 такта,
— установился триггер источника с приоритетом 0,
— прошло 2 такта,
— процессор распознал инт и запросил вектор.
Вопрос: какой вектор обработается?
Ответ: источника с приоритетом 0. Несмотря на то, что по тактам событие источника 2 пришло раньше.
Глубокая мораль: приоритеты обрабатываются не по факту прихода, а по факту наличия на момент подтверждения цикла им2.
Нюанс второй.
Если во время активного триггера погасить соответствующий бит в регистре масок, то данный источник не только не будет обработан, но и сбросится триггер. Это нужно для двух вещей: чтоб не оставались «висящие» необработанные инты после выключения битов маски и чтоб можно было рулить разрешениями низших приоритетов из иср-ов высших.